メンター・グラフィックス・コーポレーションは、Taiwan Semiconductor Manufacturing Company Ltd.（本社: 台湾 新竹、以下TSMC）の20nm製造プロセスを補完する新機能を発表しました。デジタルおよびアナログ／ミックスシグナル両方の20nmリファレンス・フローをサポートするこの強化機能には、Pyxis™カスタムIC設計プラットフォーム、Eldo®高速SPICEシミュレータ、Olympus-SoC™配置配線システム、Calibre® nmDRC™、Calibre RealTime、Calibre PERC™、Calibre xACT 3D、およびTessent®シリコンテスト製品スイートの新機能が含まれます。

「プロセスノードの微細化が進むたびに新たな課題が発生し、その解決には設計と製造の間の相互理解が不可欠となっています。メンター・グラフィックスとTSMCは緊密に協力し、両社のお客様が、最高の性能と歩留まりを実現する最適な設計を、自信を持って『初回から正しく』できるように、設計と製造の間の相互理解を体系化するソリューションを開発しました。」メンター・グラフィックス、Chairman and CEO、Walden C. Rhinesは、上記のように述べています。

■物理設計
Olympus-SoCには、デザインルール・チェック（以下DRC）やダブルパターニングを考慮した配線、リソグラフィ・パターンマッチング、修正およびタイミング・クロージャ、マスクのカラーリングを考慮したピンアクセス、クリティカルネット配線、ダブルパターニングを考慮した配置など20nmフローの要件に対応する包括的な機能が用意されています。また、ダブルパターニングおよび初期カラーリングのためのデータベース・サポート、ポスト配線ダイナミックパワー最適化、インテリジェント・ゲート・サイジング、Vtアサインメント、電圧に依存したスペーシング・ルール、In-Chip Overlay（ICOVL）、Dummy Typical Critical Dimension（DTCD）、境界セル挿入などの機能も提供します。

カスタム／アナログ設計向けには、Pyxisソリューションが、設計のキャプチャからフロアプラニング、ポリゴン編集、物理レイアウト、スケマティック・ドリブン・レイアウト（SDL）、チップ・アセンブリ、インタラクティブ・カスタム配線までの完全なカスタム設計フローを提供します。TSMCの20nmの要件をベースに新たな感度解析機能が実装され、Eldo高速SPICEシミュレータと相互運用可能です。また、電圧に依存したDRCが、Calibre nmDRC、Calibre nmLVS™、Calibre RealTimeとともにシームレスに実行されます。

■物理検証
Calibre nmDRCは、ダブルパターニングのアンカリングと初期カラーリング、ダブルパターニングDRC、電圧に依存したチェックをサポートする新しいエンジンを搭載しています。また、このエンジンは、メンター・グラフィックスが特許を取得した、リアルタイムかつグラフィカルに競合の解決をカラー表示する「エラー・リング」もサポートします。この「エラー・リング」が、時間のかかるダブルパターニング違反修正のイタレーションを削減します。

メンター・グラフィックスとTSMCは、静電気放電（ESD）やラッチアップなど信頼性の問題に対処する20nm向け回路検証ソリューションの開発で協力してきました。Calibre PERCが提供する電気的不良のチェックには、TSMCが提唱していたチェックで、かつまた他社のEDAツールが提供できなかったチェックも含まれています。Calibre PERCは、回路接続、トポロジ、物理レイアウト、設計レイアウト、設計ルールを統合したメンター・グラフィックス独自のビューを使用する、強力なデバッグ環境を提供し、大規模な設計のフルチップ・サインオフにも対応できるスケーラブルな環境を有しています。

メンター・グラフィックスが提供するTSMC向け20nmリファレンス・フローのもう1つの革新性は、Calibre SmartFillソリューションです。SmartFillは、フィル技術を最適化してプレフィルとポストフィルのタイミング解析の差異を低減しつつ、20nmでGDSデータが劇的に増加してもランタイムとファイルサイズの増大を抑制します。また、このフローには、TSMCのUnified DFM（UDFM）エンジンと統合可能なCalibre LFD™も含まれています。Calibre LFDは、Calibre Pattern Matching技術を活用し、20nmにおけるリソグラフィ・ホットスポットの検出を加速します。

カスタムレイアウト編集中に即時DRCを実行し修正ガイダンスを提供するCalibre RealTimeは拡張され、ダブルパターニング・チェックやデバッグ支援、電圧に依存するチェックを含む、20nmルールの完全なサインオフ検証に対応するようになりました。Calibre RealTimeは、設計作成のプロセスにサインオフ検証の要素を取り入れ、レイアウトを作成、編集しているレイアウト・エンジニアに動的なフィードバックを提供します。また、多電源電圧で設計する場合に、コンパクトかつ最適なレイアウトが作成できるように支援します。Calibre RealTimeは、Pyxis、Calibre DESIGNrev™、SpringSoftのLakerレイアウト・ツールと相互運用が可能です。

■寄生抽出
最短のTATでリファレンスレベルの精度を提供するフィールドソルバ抽出ツールCalibre xACT 3Dは、ダブルパターニングで不可避のレイアウトマスク不整合など新たな問題に対処します。Calibre xACT 3Dは、TSMC定義のアプリケーション・プロトコル・インタフェースを介して、顧客のレイアウト環境と相互運用が可能です。

■シリコンテスト
20nm向けシリコンテスト製品スイートであるTessentは、ユーザ定義の故障モデルおよびセルを考慮したテストパターンの生成機能を提供します。これによりテスト・エンジニアは、ICテストのカバレッジと品質を改善できます。セルを考慮したテストは、単にセル周辺や相互接続のみをテストする従来の故障モデルでは検出できなかったセル内部のブリッジ欠陥やオープン欠陥を検出します。Tessent TestKompress®は、これら新しいタイプの欠陥をターゲットとするパターンを生成し、テスト時間の増大を最小限に抑えながら製造テストの信頼性を高めます。