IPからシステムまでを網羅するUPFローパワー検証フローを発表
2013/04/08
シーメンスEDAジャパン株式会社
メンター・グラフィックス・コーポレーション(本社: 米国オレゴン州、以下メンター・グラフィックス)は、業界で初めて、IPレベルからシステムレベルまでを包括的に扱うUPF(Unified Power Format)ベースのローパワー検証フローを発表しました。ローパワーの標準規格としてIEEE-1801 UPFが登場したことで、デザイン自体から独立してローパワー向けの設計意図を定義できるようになったことから、パワー・マネジメント技法の再利用と移植がしやすくなり、柔軟性も向上しています。今回の発表により、メンター・グラフィックスのQuesta®機能検証プラットフォームとVeloce®ハードウェア・エミュレーション製品ファミリは、いずれもプラットフォームレベルでUPFをサポートし、再利用可能で一貫性のあるローパワー設計意図を反映する単一の仕様を定義でき、また、シミュレーションからフォーマル検証、エミュレーションまで、ローパワー検証を支援します。
「パワー・マネジメントは、複雑化が進む今日の設計にはまず不可欠であり、設計と検証のフロー全般に影響を及ぼします。UPFに準拠することで、電力管理アーキテクチャの再利用と早期の検証が実現できるだけでなく、ローパワー設計意図を反映した仕様を確実に遵守する実装が可能になります。メンター・グラフィックスは、UPF標準の普及に積極的に努めるとともに、UPFベースの包括的でオープンな検証ソリューションをQuestaとVeloceの組み合わせによって実現するために取り組んできました。両製品の組み合わせは、高いシミュレーション性能、ローパワー設計意図の新しいデバッグ手法、ローパワー設計に伴うクロックドメイン・クロッシング(CDC)検証およびエミュレーション手法を提供します。IP/ブロックからシステムまでを管理しやすくしたメソドロジの一環として、デザインに含まれるローパワー関連の領域すべてを網羅的に検証およびデバッグすることが可能です。」IEEE P1801 UPF Working Groupの共同主査を務めるメンター・グラフィックスのVerification ArchitectであるErich Marschnerは、上記のように述べています。
高度なシミュレーション、視覚化、デバッグ: Questaの最新リリースでは、UPFシミュレーション性能が最大6倍向上し、電力管理のアーキテクチャを含むサブシステムまたはフルチップを検証するのに十分な馬力を発揮します。こうした高い性能に加えて、QuestaのGUIに新たに導入されたローパワー設計意図の視覚化機能とローパワーの自動チェック機能を活用することにより、RTLであってもゲートレベルであっても、UPFによるあらゆる影響を簡単かつ徹底的に検証、視覚化、デバッグできるようになりました。また、ローパワーのカバレッジ指標を自動化できる新機能とローパワー設計用テストプラン生成機能により、全体のカバレッジクロージャ戦略にパワー・マネジメント関連のカバレッジポイントを含めることも簡単です。Questaの最新リリースでは、オープンな回路ライブラリ形式であるLibertyフォーマットへの対応および互換性も向上し、ローパワー設計を合成して実装するまでのスムーズなフローが完成しました。
ローパワーCDC検証: 複雑なSoCに搭載されるクロック数の増加に伴い、シミュレーションでは発見できないクロックの乗せ換えに関わる問題を発見するCDC検証が欠かせなくなりつつあります。UPFでは、複数のクロックドメインにわたるパスにローパワー設計意図のロジックを挿入することも可能なことから、Questa CDCではUPFを読み込み、挿入されたロジックに起因するエラーを自動的に検出し、ローパワー設計のCDCを確実に検証します。
ソフトウェアによる電力制御の検証: 電力制御のステートマシンをソフトウェアベースで早期に検証するには、ハードウェアのエミュレーションと同等の性能が必要です。Veloceのローパワー向けエミュレーション機能は、UPFを最も幅広くサポートしています。さらに、UPFによるローパワー設計意図のロジックを自動合成し、ローパワーの機能を動的にチェックし監視することで、デザインの振る舞いが不正である場合にユーザに対して警告を出します。Veloceでは、消費電力管理がクリティカルな動作シナリオを、アプリケーションレベルのソフトウェアとして実行できます。
「UPF準拠のVeloceは、電力を管理するソフトウェア検証に必要な性能と容量を備えています。モバイル機器のバッテリ寿命を最適化するためには、コードの検証とデバッグが重要であることは明らかです。」メンター・グラフィックス、Emulation Division、Vice President and General Manager、Eric Selosseは、上記のように述べています。
「消費電力をいかにして抑えるかに苦心している設計チームにとって最も大きなメリットは、ローパワー戦略をRTL以上の抽象度で実装できることです。メンター・グラフィックスがUPF規格に基づいた新しいローパワー設計フローを作り上げていることは非常に素晴らしいことです。これによって、ローパワー設計手法を設計/検証サイクルの早い段階から採り入れることができるため、最大の効果を得ることができます。」Calypto Design Systems、Vice President of Marketing、Shawn McCloud氏は、上記のように述べています。
「パワー・マネジメントは、複雑化が進む今日の設計にはまず不可欠であり、設計と検証のフロー全般に影響を及ぼします。UPFに準拠することで、電力管理アーキテクチャの再利用と早期の検証が実現できるだけでなく、ローパワー設計意図を反映した仕様を確実に遵守する実装が可能になります。メンター・グラフィックスは、UPF標準の普及に積極的に努めるとともに、UPFベースの包括的でオープンな検証ソリューションをQuestaとVeloceの組み合わせによって実現するために取り組んできました。両製品の組み合わせは、高いシミュレーション性能、ローパワー設計意図の新しいデバッグ手法、ローパワー設計に伴うクロックドメイン・クロッシング(CDC)検証およびエミュレーション手法を提供します。IP/ブロックからシステムまでを管理しやすくしたメソドロジの一環として、デザインに含まれるローパワー関連の領域すべてを網羅的に検証およびデバッグすることが可能です。」IEEE P1801 UPF Working Groupの共同主査を務めるメンター・グラフィックスのVerification ArchitectであるErich Marschnerは、上記のように述べています。
高度なシミュレーション、視覚化、デバッグ: Questaの最新リリースでは、UPFシミュレーション性能が最大6倍向上し、電力管理のアーキテクチャを含むサブシステムまたはフルチップを検証するのに十分な馬力を発揮します。こうした高い性能に加えて、QuestaのGUIに新たに導入されたローパワー設計意図の視覚化機能とローパワーの自動チェック機能を活用することにより、RTLであってもゲートレベルであっても、UPFによるあらゆる影響を簡単かつ徹底的に検証、視覚化、デバッグできるようになりました。また、ローパワーのカバレッジ指標を自動化できる新機能とローパワー設計用テストプラン生成機能により、全体のカバレッジクロージャ戦略にパワー・マネジメント関連のカバレッジポイントを含めることも簡単です。Questaの最新リリースでは、オープンな回路ライブラリ形式であるLibertyフォーマットへの対応および互換性も向上し、ローパワー設計を合成して実装するまでのスムーズなフローが完成しました。
ローパワーCDC検証: 複雑なSoCに搭載されるクロック数の増加に伴い、シミュレーションでは発見できないクロックの乗せ換えに関わる問題を発見するCDC検証が欠かせなくなりつつあります。UPFでは、複数のクロックドメインにわたるパスにローパワー設計意図のロジックを挿入することも可能なことから、Questa CDCではUPFを読み込み、挿入されたロジックに起因するエラーを自動的に検出し、ローパワー設計のCDCを確実に検証します。
ソフトウェアによる電力制御の検証: 電力制御のステートマシンをソフトウェアベースで早期に検証するには、ハードウェアのエミュレーションと同等の性能が必要です。Veloceのローパワー向けエミュレーション機能は、UPFを最も幅広くサポートしています。さらに、UPFによるローパワー設計意図のロジックを自動合成し、ローパワーの機能を動的にチェックし監視することで、デザインの振る舞いが不正である場合にユーザに対して警告を出します。Veloceでは、消費電力管理がクリティカルな動作シナリオを、アプリケーションレベルのソフトウェアとして実行できます。
「UPF準拠のVeloceは、電力を管理するソフトウェア検証に必要な性能と容量を備えています。モバイル機器のバッテリ寿命を最適化するためには、コードの検証とデバッグが重要であることは明らかです。」メンター・グラフィックス、Emulation Division、Vice President and General Manager、Eric Selosseは、上記のように述べています。
「消費電力をいかにして抑えるかに苦心している設計チームにとって最も大きなメリットは、ローパワー戦略をRTL以上の抽象度で実装できることです。メンター・グラフィックスがUPF規格に基づいた新しいローパワー設計フローを作り上げていることは非常に素晴らしいことです。これによって、ローパワー設計手法を設計/検証サイクルの早い段階から採り入れることができるため、最大の効果を得ることができます。」Calypto Design Systems、Vice President of Marketing、Shawn McCloud氏は、上記のように述べています。