メンター・グラフィックスとTSMC、20nm IC物理検証向けソリューションの改良と拡張に向け協業
2013/05/31
シーメンスEDAジャパン株式会社
〜Calibre PERC N20デザインキットをリリース〜
メンター・グラフィックス・コーポレーション(本社: 米国オレゴン州、以下メンター・グラフィックス)は、Taiwan Semiconductor Manufacturing Company Ltd.(本社: 台湾 新竹、以下TSMC)との継続的協業による20nm物理検証キットの最適化における大きな成果を発表しました。まずCalibre® DRC™では、昨年発表した初期のデザインキットと比較して、20nmサインオフ・ランタイムを少なくとも1/3に短縮し、メモリ要件を60%にまで削減しました。加えてIC信頼性向上に向け、Calibre PERC™ N20デザインキットをTSMCの顧客向けに提供開始しました。メンター・グラフィックスとTSMCは、両社の顧客が20ナノメータ・ノードの量産デザインのリリースを加速するなか、業界最大のSoCデザインのフルチップ・サインオフを実行し、迅速なターンアラウンドを達成するために今後も協力を続けます。
Calibre PERC N20デザインキットは、ラッチアップ防止とIO-ESD(I/O静電気放電)保護用の新しいチェック機能に加えて、マルチパワー・ドメイン用の多数のチェック機能を備えており、従来は手作業だった手順を自動化する大きな進歩を遂げています。さらに、Calibre PERCとCalibre nmDRCのキットの併用により、電圧を考慮したDRC(デザインルール・チェック)違反を迅速に特定して解決できるようになります。この機能は、今日の高度なマルチ電圧プロセス設計に携わる顧客にとって決定的な重要性を持っています。
また、メンター・グラフィックスとTSMCは現在、TSMCのUnified DFM(UDFM)エンジンを統合したCalibre DFM製品ファミリを最適化する作業に関しても引き続き協力しています。この結果、TSMCのDDK(DFM Data Kit)最新リリースにおけるランタイムの削減と、TSMCのUDFMエンジンに準拠するすべてのDFMツールを導入している顧客にもたらすメリットに期待が寄せられています。
「メンター・グラフィックスとTSMCの協業によって、ファウンドリ、EDAベンダ、主要顧客の間に力強い協力関係を築き、新しいプロセスノードをより効率的に市場へと送り出せるようになりました。メンター・グラフィックスはツールの品質が証明されたことに満足するのではなく、引き続きTSMCと力を合わせて、プロセスの成熟に適合するようデザインキットを最適化し、設計サイクル全体の短縮を目指します。」メンター・グラフィックス、Calibre Design Solutions、Marketing、Senior Director、Michael Buehler-Garciaは、上記のように述べています。
「メンター・グラフィックスとTSMCは長年にわたって緊密な協力関係にあり、新しいソリューションと高速性能の最適化に取り組む姿勢は今後も変わりません。Calibre N20デックでは、マルチ・パターニングを含む最適化されたCalibre DRCデックを共同開発し、従来のノードよりさらに設計スケジュールを短縮するという新しいレベルに到達しました。この成功を活かして、Calibre N16デックの初回リリースに向けた性能向上に取り組んでいます。」TSMC、Design Infrastructure Marketing Division、Senior Director、Suk Lee氏は、上記のように述べています。
メンター・グラフィックスとTSMCは、米国テキサス州オースティンで2013年6月2日から6月6日まで開催される第50回Design Automation Conference(DAC 2013)会場のメンター・グラフィックスのブース(小間番号2046)において、『Best Practices for Verification at Advanced 20nm Process Nodes』というタイトルの特別セッションで講演を行い、両社による最新の最適化技術について説明します。参加登録と詳しい情報は、www.mentor.com/events/design-automation-conference/をご覧ください。
メンター・グラフィックス・コーポレーション(本社: 米国オレゴン州、以下メンター・グラフィックス)は、Taiwan Semiconductor Manufacturing Company Ltd.(本社: 台湾 新竹、以下TSMC)との継続的協業による20nm物理検証キットの最適化における大きな成果を発表しました。まずCalibre® DRC™では、昨年発表した初期のデザインキットと比較して、20nmサインオフ・ランタイムを少なくとも1/3に短縮し、メモリ要件を60%にまで削減しました。加えてIC信頼性向上に向け、Calibre PERC™ N20デザインキットをTSMCの顧客向けに提供開始しました。メンター・グラフィックスとTSMCは、両社の顧客が20ナノメータ・ノードの量産デザインのリリースを加速するなか、業界最大のSoCデザインのフルチップ・サインオフを実行し、迅速なターンアラウンドを達成するために今後も協力を続けます。
Calibre PERC N20デザインキットは、ラッチアップ防止とIO-ESD(I/O静電気放電)保護用の新しいチェック機能に加えて、マルチパワー・ドメイン用の多数のチェック機能を備えており、従来は手作業だった手順を自動化する大きな進歩を遂げています。さらに、Calibre PERCとCalibre nmDRCのキットの併用により、電圧を考慮したDRC(デザインルール・チェック)違反を迅速に特定して解決できるようになります。この機能は、今日の高度なマルチ電圧プロセス設計に携わる顧客にとって決定的な重要性を持っています。
また、メンター・グラフィックスとTSMCは現在、TSMCのUnified DFM(UDFM)エンジンを統合したCalibre DFM製品ファミリを最適化する作業に関しても引き続き協力しています。この結果、TSMCのDDK(DFM Data Kit)最新リリースにおけるランタイムの削減と、TSMCのUDFMエンジンに準拠するすべてのDFMツールを導入している顧客にもたらすメリットに期待が寄せられています。
「メンター・グラフィックスとTSMCの協業によって、ファウンドリ、EDAベンダ、主要顧客の間に力強い協力関係を築き、新しいプロセスノードをより効率的に市場へと送り出せるようになりました。メンター・グラフィックスはツールの品質が証明されたことに満足するのではなく、引き続きTSMCと力を合わせて、プロセスの成熟に適合するようデザインキットを最適化し、設計サイクル全体の短縮を目指します。」メンター・グラフィックス、Calibre Design Solutions、Marketing、Senior Director、Michael Buehler-Garciaは、上記のように述べています。
「メンター・グラフィックスとTSMCは長年にわたって緊密な協力関係にあり、新しいソリューションと高速性能の最適化に取り組む姿勢は今後も変わりません。Calibre N20デックでは、マルチ・パターニングを含む最適化されたCalibre DRCデックを共同開発し、従来のノードよりさらに設計スケジュールを短縮するという新しいレベルに到達しました。この成功を活かして、Calibre N16デックの初回リリースに向けた性能向上に取り組んでいます。」TSMC、Design Infrastructure Marketing Division、Senior Director、Suk Lee氏は、上記のように述べています。
メンター・グラフィックスとTSMCは、米国テキサス州オースティンで2013年6月2日から6月6日まで開催される第50回Design Automation Conference(DAC 2013)会場のメンター・グラフィックスのブース(小間番号2046)において、『Best Practices for Verification at Advanced 20nm Process Nodes』というタイトルの特別セッションで講演を行い、両社による最新の最適化技術について説明します。参加登録と詳しい情報は、www.mentor.com/events/design-automation-conference/をご覧ください。