東京、2014年10月9日発 -キーサイト・テクノロジー合同会社（職務執行者社長：梅島 正明、本社：東京都八王子市高倉町9番1号）は、DDRバス・シミュレータを発表します。このツールはJEDECのDDRメモリ・バス仕様に準拠しており、正確なビット・エラー・レート（BER）等高線を作成できる業界初のソフトウェアです。

　このソフトウェア製品は、Keysight EEsof EDAのAdvanced Design System（ADS）2014.11のアドオンとして提供され、メモリ・インタフェースのDQ/DQSに対するアイ確率密度分布とBER等高線をすばやく正確に計算することができます。これまでは、SPICEや畳み込み積分によるチャネル・シミュレーションから得られる有限数のビット・パターンから、dual-Diracモデルを用いてアイ・ダイアグラムを算出していました。

　ADS DDRバス・シミュレータでは、トランスミッタ、チャネル、レシーバのインパルス応答と理論上は繰り返しがない無限長のビット・パターンから、アイ・ダイアグラムを作成します。このシミュレータを使用すると、JEDECで仕様化されている1E-16等高線を含め、極低BERレベルまでの厳格なDQ/DQSアイ計算を行えます。シミュレーションでは、クロストークおよび立ち上がり時間と立ち下がり時間との非対称性を考慮し、等高線やDDR4の受信マスク試験などの表示により、タイミングや電圧のマージンを把握できるようになります。

　Keysight EEsof EDAのシグナル・インテグリティ・ツールのプロダクト・マネージャであるColin Warwickは次のように語っています。「DDRバス・シミュレータは、が高速かつ高精度なので、さまざまな条件での解析結果を短時間で得ることができます。また、分散コンピューティングに対応しており、パラメータ掃引時にクラスタ・テクノロジーを利用することで、より迅速に結果が得られます。」

　DDRバス・シミュレータは、3種類のICモデル（内蔵モデル、IBISモデル、回路モデル）に対応しており、どのモデルも回路図で「柔軟に組み合わせる」ことができます。内蔵のドライバとレシーバにはそれぞれ、ディエンファシス機能と連続時間リニア・イコライゼーション機能が装備されています。


詳しくはこちらをご覧ください。
http://www.keysight.com/find/eesof-ads-ddr4