メンター・グラフィックス・コーポレーション（本社: 米国オレゴン州、以下メンター・グラフィックス）は、Taiwan Semiconductor Manufacturing Company Ltd.（本社: 台湾 新竹、以下TSMC）の新しいCoWoS™（Chip on Wafer on Substrate）リファレンス・フローに認証されたIC物理設計、検証、熱解析、テスト設計ツールを発表しました。

TSMCのCoWoSリファレンス・フローは、複数のダイを集積した3D-ICのさまざまな課題を解決します。これらの課題には、例えば、マイクロバンプ、プローブパッド、Si貫通ビア（TSV）、C4バンプの管理ならびに配置配線、ダイ間の高速インターコネクトの正確な抽出とシグナル・インテグリティ解析、チップからパッケージを経由してシステムに至る熱解析、ダイレベルならびに積層レベルを評価する統合された3Dテスト・メソドロジなどが挙げられます。CoWoSリファレンス・フローの導入により、既存の設計メソドロジに最小限の変更を加えるだけで、2D-ICから積層設計にスムーズに移行できます。

Olympus-SoC™デジタル設計用配置配線システムとPyxis™カスタムIC設計プラットフォームはともに、CoWoS設計インプリメンテーションをサポートしています。Olympus-SoCは、マイクロバンプとC4バンプの配線、コンボバンプ同士の配線といったプローブパッドとの配線をサポートするとともに、DEFおよびGDSストリームファイル形式でコンボバンプを出力できます。ダイ間のデザインルール・チェック（DRC）とレイアウト対回路図比較チェック（LVS）をレイアウト構築時に実行し、スピンオフをスピーディに実現します。

カスタムICのレイアウト設計を行うPyxisは、再配線層（RDL）の配線とグランドプレーンの生成によってビアの45度配線を実現するとともに、バンプファイルのインポート過程の改良などTSMCフロー専用の機能強化を図っています。

Calibre® 3DSTACKサインオフ・ソリューションは、標準的なDRC、LVS、寄生抽出（PEX）検証のサポートに加えて、ダイのインタフェースにおける物理的オフセット、回転、スケーリングを検証する新機能を導入しています。また、複数ダイの性能シミュレーションを実行する際に必要となる、インタフェースの寄生要素を抽出する機能と、接続性の追跡機能を装備しています。Calibreソリューションは、既存の検証フローの中断を最小限に抑えるとともに、異なる技術やプロセスノードに基づくダイなど、複数ダイを使ったさまざまな積層コンフィギュレーションに柔軟に対応します。

CoWoS技術は、従来のパッケージング手法と比べて、アクティブなダイ同士の距離を大幅に短縮できるため、評価および管理しなければならないダイ間の熱伝達が強まります。この熱解析に対するニーズに応えるため、メンター・グラフィックスは、Calibreプラットフォームと、FloTHERM® 3D CFD（数値流体力学）ソフトウェアを統合し、革新的なソリューションを生み出しました。TSMCのThermal Management Kitと併用することによって、CoWoS設計全体の温度分布をモデル化できます。

3D-ICテストを実現するTessent®ソリューションは、ウエハテストにおける不良ダイのエスケープ率を確実に低下させ、パッケージング後の歩留りを向上するとともに、積層された任意のダイならびに積層ダイ同士のTSVインターコネクトを検証する3Dテストのインフラストラクチャを提供します。3D-IC用の主要機能は以下の通りです。

■テスタピンに非接触でTSVとIOのプリボンディング・テスト
■DFT（Design-For-Test）アクセス・インフラストラクチャを使って、スタック内の任意のダイに対して、組み込み圧縮スキャンのパターンを再設定し、ダイレベルでBIST（Built-In Self-Test）を生成
■論理ダイ間のショートとオープンに対するテストを生成
■メモリダイのJEDEC（Joint Electron Devices Engineering Council）インタフェースを使って、DRAMと論理ダイ間のショートとオープンに対するテストを生成
■ベンダを問わず、積層DRAMダイを徹底的に検査する高度なメモリBIST

「メンター・グラフィックスとTSMCは、3D-IC設計技術の導入成功を助ける、最大の柔軟性、使い勝手、相互運用性を兼ね備えた技術を市場に送り出すために今後も協力していきます。既存フローの中断を最小限に抑える包括的なソリューションが、両社の顧客に最も大きな価値をもたらすと確信しています。」メンター・グラフィックス、Design-to-Silicon Division、Vice President and General Manager、Joseph Sawickiは、上記のように述べています。

「TSMCは、新製品の開発に取り組む設計者に対してより幅広い技術的選択肢を提供するために、3D-IC機能を強化しました。CoWoSリファレンス・フローの導入によって簡単にフットプリントを縮小し、異なるノードやプロセスが混在するマルチダイ・システムの性能を向上するとともに、複雑性と設計サイクル期間を最小限に抑えることができます。メンター・グラフィックスは、TSMCのCoWoS技術の導入を検討しているデジタル設計者やカスタム設計者のために、設計を自在に操るさまざまなツールや要素をTSMCフローに提供してくれました。」TSMC、Design Infrastructure Marketing、Senior Director、Suk Lee氏は、上記のように述べています。

Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。