KALRAY、メンター・グラフィックスの設計/テストツールを導入し、28nm製造プロセス技術を用いたSoC、256コア・プロセッサIC設計を完成
2012/10/24
シーメンスEDAジャパン株式会社
メンター・グラフィックス・コーポレーション(本社: 米国オレゴン州、以下メンター・グラフィックス)は、KALRAY S.A.(本社: 仏パリ、以下KALRAY)が1億6000万ゲートおよび30億個のトランジスタを搭載した新型の多目的プロセッサ・アレイICの設計を完成するにあたって、メンター・グラフィックスが提供するQuesta®、Olympus-SoC™、Calibre®、Tessent®の各製品スイートから成る機能検証、物理設計および物理検証、DFT(Design for Test)フローを導入したことを発表しました。
「このような最先端プロセスノードのプロジェクトに取り組むためには、プロセスの各段階にクラス最高のツールが必要でした。KALRAYの設計メソドロジは、マルチレベルの階層的アプローチに基づいており、性能を最適化し、モジュラ型で反復的な設計のメリットを活かし、実装の複雑性を克服することができます。メンター・グラフィックスの一連のプラットフォームはシームレスに連携しているため、生産性向上に大きく貢献します。また、各ツール自体も、この微細なスケールの設計を取り扱うのに求められる機能、スピード、正確性を備えていることも、決定的な採用理由となりました。メンター・グラフィックスは最も信頼性の高いEDAパートナーとして傑出しており、高品質な製品とサービスは、大量生産にも即応できる設計を初回で確実に成功させることができます。」KALRAYのCEO、Joël Monnier氏は、上記のように述べています。
KALRAYのMPPA-256メニーコア・プロセッサは256コアのSoCで47MBのメモリを搭載し、16のクラスタと16のコアに分割されており、28nm製造プロセス技術によって実装されています。ちょうどデータセンター内の大規模なコンピュータ・クラスタのように、複数のコアが並列処理を行いながら、高速で低遅延のNoC(Network-on-Chip)を通じてお互いに情報をやり取りします。Interlakenインタフェースを通して複数のMPPAチップをPCBレベルで相互接続することによって、プロセッサ・アレイのサイズと処理性能を向上させることができます。MPPAメニーコア・プロセッサのターゲットは、画像および信号処理、科学研究、データ・セキュリティ、工業、航空宇宙産業、輸送といった業界の組込みコンピュータ市場です。
メンター・グラフィックスのQuestaは、AXIプロトコルをサポートするQuesta Verification IP Libraryを提供します。KALRAYは、Questaを使用してOVM(Open Verification Methodology)に基づく機能検証メソドロジを実現しました。物理設計(レイアウト)にOlympus-SoC配置配線システムを導入した理由は、マルチスレッド配線とタイミング解析を実行する高キャパシティの階層的設計、マルチコーナー・マルチモード(MCMM)に基づく多電源フロー、そしてOlympus-SoCが内蔵しているCalibreサインオフ機能を使用できるからです。Calibreプラットフォームには、Calibre nmDRC™、Calibre nmLVS™、DFMツールが含まれており、高キャパシティと高性能を発揮します。KALRAYは、最大で160個のCPUを稼働したマルチスレッド・モードでデザインルール・チェック(DRC)を実行し、TATを短縮することに成功しました(KALRAYのすべての取引先ファウンドリが、検証とDFMにCalibreスイートを推奨しました)。KALRAYがTessentシリコンテスト・プラットフォームを選択した理由は、メモリのBIST(Built-in- Self-Test)を実装し、stuck-at故障テストならびに高速トランジション故障テストの高圧縮機能を使用したATPG(自動テストパターン生成)を実行するためです。
「先端技術ノードで複雑性と設計規模が拡大し続けるなか、Time-to-Marketの目標は維持あるいは短縮される傾向にあります。メンター・グラフィックスの設計実装、テスト、検証プラットフォームはスケーラビリティ、信頼性、予測可能なTime-to-Designクロージャを実現し、複雑なSoCをスケジュール通りに市場投入できるよう強力に支援します。」メンター・グラフィックス、Place and Route Group、General Manager、Pravin Madhaniは、上記のように述べています。
「このような最先端プロセスノードのプロジェクトに取り組むためには、プロセスの各段階にクラス最高のツールが必要でした。KALRAYの設計メソドロジは、マルチレベルの階層的アプローチに基づいており、性能を最適化し、モジュラ型で反復的な設計のメリットを活かし、実装の複雑性を克服することができます。メンター・グラフィックスの一連のプラットフォームはシームレスに連携しているため、生産性向上に大きく貢献します。また、各ツール自体も、この微細なスケールの設計を取り扱うのに求められる機能、スピード、正確性を備えていることも、決定的な採用理由となりました。メンター・グラフィックスは最も信頼性の高いEDAパートナーとして傑出しており、高品質な製品とサービスは、大量生産にも即応できる設計を初回で確実に成功させることができます。」KALRAYのCEO、Joël Monnier氏は、上記のように述べています。
KALRAYのMPPA-256メニーコア・プロセッサは256コアのSoCで47MBのメモリを搭載し、16のクラスタと16のコアに分割されており、28nm製造プロセス技術によって実装されています。ちょうどデータセンター内の大規模なコンピュータ・クラスタのように、複数のコアが並列処理を行いながら、高速で低遅延のNoC(Network-on-Chip)を通じてお互いに情報をやり取りします。Interlakenインタフェースを通して複数のMPPAチップをPCBレベルで相互接続することによって、プロセッサ・アレイのサイズと処理性能を向上させることができます。MPPAメニーコア・プロセッサのターゲットは、画像および信号処理、科学研究、データ・セキュリティ、工業、航空宇宙産業、輸送といった業界の組込みコンピュータ市場です。
メンター・グラフィックスのQuestaは、AXIプロトコルをサポートするQuesta Verification IP Libraryを提供します。KALRAYは、Questaを使用してOVM(Open Verification Methodology)に基づく機能検証メソドロジを実現しました。物理設計(レイアウト)にOlympus-SoC配置配線システムを導入した理由は、マルチスレッド配線とタイミング解析を実行する高キャパシティの階層的設計、マルチコーナー・マルチモード(MCMM)に基づく多電源フロー、そしてOlympus-SoCが内蔵しているCalibreサインオフ機能を使用できるからです。Calibreプラットフォームには、Calibre nmDRC™、Calibre nmLVS™、DFMツールが含まれており、高キャパシティと高性能を発揮します。KALRAYは、最大で160個のCPUを稼働したマルチスレッド・モードでデザインルール・チェック(DRC)を実行し、TATを短縮することに成功しました(KALRAYのすべての取引先ファウンドリが、検証とDFMにCalibreスイートを推奨しました)。KALRAYがTessentシリコンテスト・プラットフォームを選択した理由は、メモリのBIST(Built-in- Self-Test)を実装し、stuck-at故障テストならびに高速トランジション故障テストの高圧縮機能を使用したATPG(自動テストパターン生成)を実行するためです。
「先端技術ノードで複雑性と設計規模が拡大し続けるなか、Time-to-Marketの目標は維持あるいは短縮される傾向にあります。メンター・グラフィックスの設計実装、テスト、検証プラットフォームはスケーラビリティ、信頼性、予測可能なTime-to-Designクロージャを実現し、複雑なSoCをスケジュール通りに市場投入できるよう強力に支援します。」メンター・グラフィックス、Place and Route Group、General Manager、Pravin Madhaniは、上記のように述べています。