メンター・グラフィックス・コーポレーション（本社: 米国オレゴン州、以下メンター・グラフィックス）は、サムスン電子株式会社（本社: 韓国スウォン市、以下サムスン電子）の14nm（ナノメータ）IC製造プロセスによる設計、製造、ポスト・テープアウトを実現し、プロセス初期から有効性を発揮する完全なDesign-to-Siliconフローを発表しました。完全な相互運用性を備えたメンター・グラフィックスによるフローは、顧客の設計サイクル短縮とシリコンの初回成功を支援します。

今回発表したメンター・グラフィックスのソリューションはサムスン電子の14nmプロセス向けに最適化されており、Calibre®プラットフォームによるDRC（デザインルール・チェック）、LVS（レイアウト対回路図）チェック、抽出、DFM（製造を考慮した設計）、高度なフィルに加えて、Tessent® DFT（Design For Test）および歩留まり解析ツール群を含んでいます。

「サムスン電子とメンター・グラフィックスは長年にわたり、設計と製造を協調的に最適化する技術を一日でも早く実現しようと力を合わせてきました。14nmノードでは、両社の協力関係がこれまでにないほどの重要性を持っています。14nmのデザインルールはFinFET（Fin Field Effect Transistor）に加えてダブルパターニング（DP）レイヤの導入もあり、極度に複雑なものとなっています。このため、物理設計、検証、テスト用のツールが、ターゲットとなるファウンドリで使われている製造プロセスと緊密に連携していることが重要です。サムスン電子では、設計者が正確なフィードバックを瞬時に受け取り、設計プロセスを協調して最適化できるように、自社IC開発においてもメンター・グラフィックスのCalibreソリューションを利用しています。」サムスン電子の、Device Solutions部門、Senior Vice President of System LSI Infrastructure Design Center、Kyu-Myung Choi博士は、上記のように述べています。

Calibreプラットフォームが作成するDPの分割レイアウトは、サムスン電子の14nmリソグラフィ要件すべてに準拠しており、サムスン電子のマスク合成ならびにメンター・グラフィックスが14nmノードで提供しているOPC（光近接効果補正）プロセス向けに調整されています。またCalibreは、FinFETの複雑なデザインルールに対する迅速なフィードバックと、DFMリソグラフィ・エラーを排除し違反修正のスピードと精度を向上させるための具体的な指示を設計者に与えます。CalibreのLVSおよび抽出ツールは、サムスン電子のFinFET用に正確なデバイスモデルと寄生モデルを作成できるように調整されており、他ツールとの併用時に発生する重要な効果の「重複カウント」を排除します。さらに、Calibre SmartFillは設計のCMP（化学機械研磨）問題を徹底的に排除するために、フィル構造を効率的に配置し、タイミング問題を最小化すると同時に平坦性を実現します。

セルを考慮したTessentを併用すると、14nmノードにおけるセルの新しい内部構造に対するテスト品質を向上させテストパターンの圧縮率を高めることから、大規模な14nm設計のテストにかかるコストを抑制できます。メンター・グラフィックスとサムスン電子は、TessentとCalibre Pattern Matchingの間で情報交換し、設計固有の歩留まり低下をもたらすフィーチャーを設計立ち上げ時に迅速に特定することにより、製造テスト診断の強化に取り組んでいます。

「メンター・グラフィックスとサムスン電子は密接な協力関係を通じて、サムスン電子の14nm製造プロセスの立ち上げと同時に、顧客の求めるすべての実現化テクノロジの提供を可能にしました。14nmに即応できる設計エコシステムを現実化するためには、このような高度なレベルの協力が絶対に必要です。」メンター・グラフィックス、Design-to-Silicon Division、Vice President and General Manager、Joseph Sawickiは、上記のように述べています。