アルテラ・コーポレーションは本年5月8日（日本時間：5月9日）、Quartus II ソフトウェア･バージョン7.1を発表しました。これにより、ハイエンドFPGAのコンパイル時間は2倍以上高速化し、プログラムのメモリ使用量は半分に低減されます。

この新しいソフトウェア・バージョン7.1は、最高クラスのパフォーマンスと生産性を提供する、アルテラのリーダーシップを引き続き実証します。また、顧客は本日から、Quartus II ソフトウェアのサブスクリプション・エディションか無償のWeb Editionを活用して、Arria GX FPGAファミリ（www.altera.com/agxrelease 日本語：http://www.altera.co.jp/agxrelease）の設計を開始することができます。

アルテラはコンパイル時間の改善により、Quartus II ソフトウェアで次世代システムを設計する顧客の生産性へのニーズに対応します。先進的な配置配線アルゴリズムを使用することで、Quartus II ソフトウェア・バージョン7.1とStratix　III FPGAは、競合するハイエンド65nm FPGAに比べて、平均2倍以上高速なコンパイル時間を実現します。デザイン･サイクルをさらに短縮するために、マルチプロセッサのコンピュータを利用している顧客は、シングルプロセッサのコンピュータ利用時に比べて、さらに20％のコンパイル時間の短縮を見込めます。アルテラのQuartus II ソフトウェアは、FPGAベンダから提供されるソフトウェアの中で唯一、マルチプロセッサ（例えば、Intel Core 2 Duo/QuadやAMD Athlon 64 X2）をサポートし、今日のデュアルコア・コンピュータおよびクアッドコア・コンピュータの利点を最大限に活用できます。

Quartus II ソフトウェア・バージョン7.1には、顧客がアルテラのFPGA、CPLD、およびストラクチャードASICの設計をする際に、最高の生産性向上と性能を提供する、多くの機能と拡張機能が含まれます。

・より高速なTimeQuestタイミング・アナライザ： コンパイル時間の改善、より少ないメモリの使用、およびアルテラのクラシック・タイミング・アナライザ（従来のタイミング･アナライザ）からの容易な変換を提供する、より高速なタイミング･クロージャが、生産性を向上

・新しいコンパイル・タイム・アドバイザ： 生産性を向上させるために、デザイン・フロー中のコンパイル時間を節約する設定をアドバイス

・新しいインシステム・ソースおよびプローブ・エディタ： 設計者が、ランタイム時にデバイスに入力信号を与え、内部ノードをサンプリングすることで、検証時間を短縮

・拡張されたシンセシス： 新しいテキスト･エディタ、新しいHDLテンプレート、およびデュアルポートRAM推定機能の向上により、更に迅速なデザイン･エントリを提供

・アップデートされたパラレル・フラッシュ・ローダ： 2倍高速なフラッシュ・プログラミング時間と、フラッシュ･デバイスのバーストモードへの対応により、更に迅速なデバイス･コンフィギュレーションを提供

・拡張されたユーザビリティ： 先進のQuartus II メッセージ・コンソールにより、デザイン･プロセスを簡素化し、サインオフ・プロセスを迅速化

・スマート・ノーティフィケーション（アップデート通知機能）： デスクトップ上のQuartus II を介して、新しいソフトウェア･ダウンロードやサービス・パックのお知らせを自動で通知