アルデックは、ALINT 2008.06をリリースしたことを発表しました。ALINT 2008.06では、(株)半導体理工学研究センターの「RTL設計スタイルガイド VerilogHDL 編 第2版」から新たに15項目を追加サポートし、合計で195項目のチェックを行うことができます。また、この新バージョンではバイオレーションビューワとコンフィグレーションマネージャという新しいGUIを 提供し、CDC(Clock Domain Crossing)に関する項目のサポートを行っています。ALINTを使うことによりコーディングに起因する問題点を検証の初期段階で洗い出すことができます。

CDC(Clock Domain Crossing)の最適化
ALINTは、CDC(Clock Domain Crossing)の問題を検出し、クロック、リセット分析に関する包括的なソリューションを提供します。非同期クロックドメイン間に組み合わせ回路があるとメタ・ステーブル状態を引き起こす可能性があります。そして、メタ・ステーブル状態によって論理回路が正常に動作しなくなることがあります。ALINTは、非同期クロックドメイン間に組み合わせ回路があるかどうかを検出します。クロック違反を初期段階で検出し、クロックラインバランシング、タイミング分析およびクロックデータの修正を支援します。

バイオレーションビューワ
ALINT 2008.06では、バイオレーションビューワという新たなスタンドアロンアプリケーションを用意しています。ALINTでチェックした違反情報を表示し、HDLテキストエディタにクロスプロービングします。違反項目をダブルクリックすると該当するVerilogソースコードをHDLテキストエディタで表示します。表示される違反項目は、ファイル名、モジュール名、ルールレベル等でソートすることができます。違反項目の内容もビューワ上に表示されます。また、どのような違反が検出されたかをサマリとして表示します。

コンフィギュレーションマネージャ
ALINT 2008.06では、サポートされている195項目からチェックに必要な項目を簡単に選択するためのコンフィギュレーションマネージャという新たなスタンドアロンアプリケーションを用意しています。195項目のリストからドラッグnアンドドロップで必要な項目をルールセット、ポリシーとして登録します。項目の内容もGUI上に表示されます。登録したポリシーからコンフィギュレーションファイルを生成し、ALINTエンジンに設定することによって、ユーザー定義のポリシーによるチェックを容易に行うことができます。

その他の改良点
ALINT 2008.06では、ブーリアン、演算式、RTL論理式の最適化に関する論理合成エミュレーションエンジンの強化を行っています。