CPLD MAX IIファミリ
最終更新日:2018/04/16
このページを印刷
【MAX IIファミリ】は、新たにルックアップアーキテクチャを採用し市場でI／Oピンあたり最小コストを提供するCPLDアーキテクチャ。6層メタル配線の0.18μmフラッシュ・プロセスで製造されており、前世代のMAXデバイスの約1/10の消費電力で動作。ロジックエレメント数は204〜2,210。
一緒に閲覧されている製品
CPLD MAX IIファミリのお問い合わせ
製品ナビは、工業製品からエレクトロニクス、IT製品まで、探している製品が見つかります
新着製品情報
- マイクロチップ・テクノロジー認定デバイス(Atmel／M…Rochester Electronics Ltd
- DMOS-ASIC S1X8H000／S1K8H000シリーズセイコーエプソン株式会社 半導体
ランキング
- マイクロチップ・テクノロジー認定デバイス(Atmel／M…Rochester Electronics Ltd
- HOLT社製 MIL-STD-1553用チップ(株)ナセル
企業基本情報
- 社名：
- インテル(株)プログラマブル・ソリューションズ事業本部
- 住所：
- 〒 163-1332
新宿区西新宿6-5-1新宿アイランドタワー（３２階）